用于先进技术节点CMOSIC的新结构晶体管

《国家科学评论》杂志发表的一篇综述总结了中国科学院微电子研究所尹华祥教授领导的团队的研究。他们系统回顾了硅基金属氧化物半导体场效应晶体管(MOSFET)的发展历史，包括理论更新、新材料引入、关键工艺突破，特别是器件结构创新对先进集成电路发展的影响。IC)在过去的二十年里。

硅基晶体管的结构将从鳍式场效应晶体管(FinFET)更改为3nm节点的尖端堆叠式纳米片/纳米线环栅FET(GAAFET)。因此，他们介绍了最新的GAAFET集成工艺方法以及研究机构和IC行业的最新技术进展。

此外，详细说明了制造GAAFET的关键挑战，包括高质量GeSi/Si超晶格周期性外延、沟道释放、内部间隔模块、SD选择性外延缺陷、寄生子鳍沟道泄漏、HKMG填充、低孔(100)方向的迁移率、高电压(HV)和输入/输出(IO)集成以及交流操作期间的高寄生电容。作者还介绍了GAA器件的一些创新，例如ForksheetFET、TreeFET、FishboneFET和CombFET。

除了GAAFET之外，CFET(也称为3D堆叠FET(3DS-FET))也显示出向1nm节点扩展的前景。作者介绍了两种CFET集成工艺方法：顺序CFET和单片CFET。他们分析了这两种CFET结构之间的差异、各自的优势以及制造工艺中的挑战。

此外，顶层采用新型沟道材料，包括具有低温加工特性的CNT、2DM和AOS，正成为未来3D堆叠技术的趋势。除了器件结构和工艺突破之外，CFET还需要完整的DTCO或STCO来构建晶体管、电路甚至各个级别的系统，以获得更高的PPA增益。

除了水平和横向电导沟道外，还总结了垂直GAAFET(VGAAFET)的新路径，包括用于3DS-FET的垂直器件W.和WO自对准栅极。不断减小接触栅间距(CGP)、SDC和SRAM单元面积有很大的优势。此外，VGAAFET还为动态RAM(DRAM)和NOR型内存应用中的3D集成提供了新的机会。

最后，他们总结了主流IC中垂直晶体管3D堆叠应用需要解决的关键挑战，例如原子级的精确工艺控制、令人难以置信的散热以及高速电路运行过程中寄生电容/电阻的增大。行业。

他们还提供了有关将晶体管3D堆叠与创新单片3D和系统中的隧道、负电容和量子器件等新理论晶体管集成的未来开发路径的见解。该审查对3nm及以上节点的先进IC制造、建模和设计领域具有重要指导意义。

　　免责声明：本文由用户上传，与本网站立场无关。财经信息仅供读者参考，并不构成投资建议。投资者据此操作，风险自担。 如有侵权请联系删除！